Новое динамическое ОЗУ позволяет исключить задержку построчного доступа

Динамические ОЗУ находят все более широкое применение, будь то память персональных компьютеров, графические динамические ОЗУ или динамические ОЗУ промышленного типа. Для широкого круга пользователей различных модификаций этого вида устройств (обычно емкостью 1, 4 и 16 Мб) сейчас появляется возможность применять встроенные динамические ОЗУ. Ожидается, что в будущем году в области оперативной памяти персональных компьютеров (в настоящее время статические-динамические ОЗУ типа РС 100) произойдет переход к динамическим ОЗУ типа Direct Rambus (непосредственная шина памяти), а для новейших высокопроизводительных компьютеров — на статико-динамические ОЗУ (СДОЗУ) с прямой записью на диск. В области графических и мультимедиа статико-динамических ОЗУ ожидается замена статических графических ОЗУ на СДОЗУ с прямой записью на диск с 32-разрядным вводом/выводом. В качестве еще более быстродействующей альтернативы СДОЗУ с прямой записью на диск для новейших графических средств Fujitsu разработала схему, названную динамическим ОЗУ с быстрым циклом (fast cycle drаm — Frcam) и имеющую цикл выборки длительностью 20 нс. Сотрудник Fujitsu Манфред Меттендорф объясняет преимущества этой новейшей составляющей расширяющейся промышленной серии динамических ОЗУ.

Новая архитектура сердечника

До настоящего момента высокое быстродействие динамических ОЗУ достигалось, в основном, за счет усовершенствования схемы интерфейса ввода/вывода. Например, сначала архитектура динамического ОЗУ была преобразована из ОЗУ на стираемом оптическом диске в ОЗУ синхронного типа, а затем, уже в рамках ОЗУ синхронного типа, начался осуществляемый в настоящее время переход от 66 к 100 МГц.
    Ядро памяти, которое является центром всей работы, оставалось практически без изменений с середины 70-х годов, когда на рынке впервые появился основанный на страничном режиме 16К предшественник сегодняшних динамических ОЗУ. До настоящего времени все усилия в основном концентрировались на повышении скорости потока данных от интерфейса памяти к центральному процессору. Fcram предусматривает полностью измененный подход к ядру.

Неадресная мультиплексирующая формула

Для указания адресов запоминающих ячеек, организованных в матрицу, существующие динамические ОЗУ используют адресную мультиплексирующую формулу, сначала формирующую адреса строк, а затем, спустя короткий промежуток времени — адреса столбцов.
    В Fcram адреса строк и столбцов формируются одновременно. Это уменьшает общее число ячеек, которые необходимо выбрать, что, в свою очередь, снижает емкостную нагрузку, возбуждаемую декодером. При этом обеспечиваются два преимущества.
    Уменьшение внутреннего зарядного и разрядного тока снижает потребление мощности. Кроме того, усовершенствование также позволяет исключить tRCD и tCAC, делая возможным кардинальное сокращение времени декодирования.

Конвейерная обработка текстов

В то время как в существующих СДОЗУ конвейерная архитектура применяется только для блока контроля адреса столбца, Fсram использует преимущества этой архитектуры и в схеме контроля строк. Она отделяет командную схему, защелку адреса и схему декодирования от линейной схемы управления текстом. В пакетном режиме существующие высокоскоростные СДОЗУ, использующие конвейерную обработку с постолбцовым доступом, могут управлять пересылкой данных в каждом такте, но только до тех пор, пока не будет пересечена граница строки. Как только возникает необходимость формирования нового адреса строки, схема должна быть сброшена на ноль, а ячейки перезаряжены.
    Именно поэтому не удается существенным образом сократить длительность цикла выборки tRC по сравнению с предыдущим поколением динамических ОЗУ. Оно все еще составляет около 70 нс.
    Это приводит к тому, что в реальных системах поддерживаемая ширина полосы может быть много меньше пиковой ширины, в особенности для крупномасштабных серверов и графических применений.
    Раньше смягчить проблему можно было, применяя кэш-память увеличенного объема, что позволяло использовать в системе ОЗУ с более низкими требованиями к ширине полосы. В будущем потенциальные возможности пользователя при работе в режиме мультимедиа будут напрямую определяться шириной полосы ОЗУ.
    Для этого существует две причины. Во-первых, дальнейшее увеличение объема кэш-памяти даст лишь незначительные приемущества для аппаратуры, работающей с мультимедиа, например, аудио, видео и трехмерной графической аппаратуры. Во-вторых, данные часто являются транзитными, что затрудняет их успешное запоминание в кэш-памяти.
    Fcram может работать с подобной аппаратурой благодаря использованной в нем схеме конвейерной обработки, связанной со схемой автоматического сброса/предварительной записи и с буфером данных.
    Конвейерная обработка позволяет встроить операцию сброса в рабочий цикл. В результате Fujitsu смогла обеспечить самый короткий цикл выборки в мире — 20 нс. Более того, при использовании стандартного динамического ОЗУ время доступа обычно меньше времени цикла, однако Fcram обеспечивает обратное соотношение. То есть t_RC < t_RAC.

Высокоскоростная работа

СОЗУ, запоминающие данные в триггерных ячейках на 4 или 6 транзисторах, имеют чрезвычайно малое время доступа благодаря малому времени ожидания ячейки. Время единичного доступа для считывания обычно составляет 20–30 нс и менее 10 нс в пакетном режиме. Однако, относительно большой размер ячейки и высокое потребление мощности в ней — синхронное статическое ОЗУ емкостью 2 Мб потребляет почти в два раза больше мощности, чем синхронное динамическое ОЗУ емкостью 16 Мб — ограничивает применение статических ОЗУ в качестве оперативной памяти.
    От адресов Fcram не требуется отличать строки от столбцов, поэтому можно заменять любой адрес на любой другой адрес каждые 20 нс. Как по скорости, так и по функциональности Fcram ближе к синхронным статическим ОЗУ, чем к динамическим ОЗУ.
    Используя однотранзисторные ячейки памяти, как в обычных динамических ОЗУ, можно получить память высокой емкости, что было бы трудно осуществить в рамках технологии статических ОЗУ.
    На частоте 400 МГц длительность цикла выборки tRC составляет только 8 тактов, а длительность строчного доступа t_RAC = 12 тактам (30 нc). При пакете длиной 8 тактов Fcram поддерживает непрерывный вывод данных на каждый цикл длительностью 20 нс даже с максимальным объемом выборочной адресации. Это эквивалентно ширине полосы 1,6 Гбайт с 32-разрядным вводом/выводом и 3,2 Гбайт с 64-разрядным вводом/ выводом.
    Благодаря малой задержке доступа к банку (tRRD = 10 нс, что на 50% меньше аналогичного параметра в существующих синхронных динамических ОЗУ) обеспечивается возможность скрыть 10 нс длительности tRC. При чередовании банков время доступа к выборке сокращается до 10 нс. Время задержки между последним вводом данных и командой на считывание t_RLD составляет 25 нс или пять тактов на частоте 200 МГц.
    Кремниевые схемы Fcram поддерживают пакеты длиной 2, 4 или 8 тактов на частотах 200, 333 и 400 МГц. Однако применение 8-тактовых пакетов ограничено однобанковым доступом.

Применение Fcram

К типичным областям применения Fcram относятся графические и мультимедиа средства, в которых высока доля операций по доступу к произвольным выборкам. Fujitsu утверждает, что размеры существующих графических динамических ОЗУ слишком велики. Fcram, будучи также хорошо приспосабливаемой к высокотехнологичным серверам, является прекрасной альтернативой обычным динамическим ОЗУ для портативной и маломощной аппаратуры.
    Поскольку в Fcram во время доступа задействуется гораздо меньшая часть матрицы памяти, чем в обычном динамическом ОЗУ, Fcram потребляет гораздо меньше мощности. Более того, мощность, потребляемая Fcram, гораздо меньше мощности, потребляемой любым типом статических ОЗУ.

Чип Fcram

Схема первого поколения имеет емкость 64 Мб и организована в два банка. Она имеет время доступа 26 нс и длительность цикла 20 нс. Ее рабочее напряжение составляет 3,3 В, и она использует цикл обновления 4 К / 64 мс. Длительность поддерживаемых пакетов данных составляет 1, 2, 4 и 8 тактов.
    Технические образцы были изготовлены с использованием 0,24 мкм КМОП-технологии с трехуровневой металлизацией и в настоящее время выпущены на рынок. Выпуск схем второго поколения намечен на конец 1999 года. Устройства более высокой плотности планируется выпустить в 2000 году.

CIE, январь 1999 г.
Перевод В. Худыкиной